# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

CLIPPEDIMAGE= JP410229084A

PAT-NO: JP410229084A

DOCUMENT-IDENTIFIER: JP 10229084 A

TITLE: WIRING STRUCTURE OF SEMICONDUCTOR DEVICE AND MANUFACTURE

THEREOF

. . . -

PUBN-DATE: August 25, 1998

INVENTOR-INFORMATION:

NAME

AWAYA, NOBUYOSHI ISHII, HITOSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NIPPON TELEGR & TELEPH CORP <NTT>

N/A

APPL-NO: JP09030432

APPL-DATE: February 14, 1997

INT-CL (IPC): H01L021/3205

#### ABSTRACT:

PROBLEM TO BE SOLVED: To easily form a Cu diffusion blocking film in connecting

trenches having a more fine diameter and high aspect ratio in a multilayer

wiring structure using  $\operatorname{Cu}$  as a wiring material and using a material having a

high adhesion to Cu and low contact resistance as a base film.

SOLUTION: On a substrate 101 having elements e.g. transistors a Cu or Cu alloy

wiring 103 is formed through a layer insulation film 102 and covered with a

barrier film 104 made of Ru, Os, Ir or Rh.

COPYRIGHT: (C) 1998, JPO

DERWENT-ACC-NO: 1998-517154

DERWENT-WEEK: 199844

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Wiring structure of semiconductor IC device - has wiring

layer made of

copper or copper alloy, covered by barrier layer made from any of

rhodium,

**ه** مناه من

osmium, iridium or ruthenium, formed on selected portion of

interlayer

insulating film

PATENT-ASSIGNEE: NIPPON TELEGRAPH & TELEPHONE CORP[NITE]

PRIORITY-DATA: 1997JP-0030432 (February 14, 1997)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

MAIN-IPC PAGES

JP 10229084 A August 25, 1998 N/A007

H01L 021/3205

APPLICATION-DATA:

APPL-DESCRIPTOR PUB-NO APPL-NO

APPL-DATE

1997JP-0030432 JP10229084A N/A

February 14, 1997

INT-CL (IPC): H01L021/3205

ABSTRACTED-PUB-NO: JP10229084A

BASIC-ABSTRACT: The structure includes a substrate (101). An

interlayer

insulating film (102) is formed on the substrate. A wiring layer

(103)

consisting of copper or copper alloy, which is covered with a

barrier layer

(104) is formed on the selected portion of the insulating film.

The barrier

layer is made from any of the metals of ruthenium, osmium,

iridium, or rhodium.

ADVANTAGE - Obtains high aspect ratio. Prevents diffusion of Cu. Raises

adhesion between wiring layer and insulating film.

CHOSEN-DRAWING: Dwg.1/4

TITLE-TERMS:

WIRE STRUCTURE SEMICONDUCTOR IC DEVICE WIRE LAYER MADE COPPER COPPER ALLOY

COVER BARRIER LAYER MADE RHODIUM OSMIUM IRIDIUM RUTHENIUM FORMING SELECT

PORTION INTERLAYER INSULATE FILM

DERWENT-CLASS: L03 U11

CPI-CODES: L04-C10A; L04-C10D;

EPI-CODES: U11-C05D; U11-D03B2;

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: C1998-155377

Non-CPI Secondary Accession Numbers: N1998-404490

06/25/2001, EAST Version: 1.02.0008

CLIPPEDIMAGE= JP411317455A

PAT-NO: JP411317455A

DOCUMENT-IDENTIFIER: JP 11317455 A

TITLE: SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PUBN-DATE: November 16, 1999

INVENTOR-INFORMATION:

NAME COUNTRY

IWASAKI, TOMIO N/A

MIURA, HIDEO

N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY

HITACHI LTD N/A

APPL-NO: JP11036824

APPL-DATE: February 16, 1999

INT-CL (IPC): H01L021/768; H01L021/28

ABSTRACT:

PROBLEM TO BE SOLVED: To obtain a highly reliable semiconductor

device, in

which voids and disconnection are hard to occur by forming a

barrier metal

which is formed in contact with copper-film wiring of a ruthenium

film and

copper wiring in a laminated structure of a sputtered copper film

and a plate copper film.

SOLUTION: In a laminated structure 6 composed of a conductive

film 4 and an

adjacent film 5 laminated upon the film 4 cove in contact with

the film 4, the

materials of the films 4 and 5 are selected so that the

difference, [

COPYRIGHT: (C) 1999, JPO

DERWENT-ACC-NO: 2000-129204

DERWENT-WEEK: 200048

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Laminate wiring structure for semiconductor device -

includes laminate

copper wiring film formed by sputtering and plating techniques,

above which

ruthenium film is formed

PATENT-ASSIGNEE: HITACHI LTD[HITA]

PRIORITY-DATA: 1998JP-0039992 (February 23, 1998)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

PAGES MAIN-IPC

KR 99072753 A September 27, 1999 N/A 000

H01L 021/28

JP 11317455 A November 16, 1999 N/A 010

H01L 021/768

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO

APPL-DATE

KR 99072753A N/A 1999KR-0005482

February 19, 1999

JP 11317455A N/A 1999JP-0036824

February 16, 1999

INT-CL (IPC): H01L021/28; H01L021/768

ABSTRACTED-PUB-NO: JP 11317455A

BASIC-ABSTRACT: NOVELTY - The laminate copper wiring film formed on main

surface of a silicon substrate (1) comprises copper films formed by sputtering,

respectively. A ruthenium film is formed on the copper wiring film.

USE - For semiconductor device.

ADVANTAGE - Probability of generation of disconnection in laminated wiring

surface is very less and thereby a reliable semiconductor device is formed.

DESCRIPTION OF DRAWING(S) - The figure shows the sectional view of laminated

wiring structure of a semiconductor devices. (1) Silicon substrate.

CHOSEN-DRAWING: Dwg.1/9

TITLE-TERMS:

LAMINATE WIRE STRUCTURE SEMICONDUCTOR DEVICE LAMINATE COPPER WIRE

FILM FORMING

SPUTTER PLATE TECHNIQUE ABOVE RUTHENIUM FILM FORMING

DERWENT-CLASS: LO3 U11

CPI-CODES: L04-C01A; L04-C10A; L04-C10D; L04-C10F;

EPI-CODES: U11-C05D3;

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: C2000-039911 Non-CPI Secondary Accession Numbers: N2000-097403

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平11-317455

(43)公開日 平成11年(1999)11月16日

(51) Int.Cl. <sup>a</sup>		識別記号	<b>F</b> I	
HO1L 2	1/768		H01L 21/90	Α
2	1/28	301	21/28	301R

### 審査請求 未請求 請求項の数8 OL (全 10 頁)

		W.ELLER	Mana management of the 10 M		
(21)出願番号	特顯平11-36824	(71) 出願人	000005108		
			株式会社日立製作所		
(22)出顧日	平成11年(1999) 2月16日		東京都千代田区神田駿河台四丁目 6 番地		
		(72)発明者	岩崎富生		
(31)優先権主張番号	<b>特願平10-3999</b> 2		茨城県土浦市神立町502番地 株式会社日		
(32)優先日	平10(1998) 2 月23日		立製作所機械研究所内		
(33)優先權主張国	日本 (JP)	(72)発明者	三浦 英生		
			茨城県土浦市神立町502番地 株式会社日		
			立製作所機械研究所内		
		(74)代理人	弁理士 小川 勝男		


#### (54) 【発明の名称】 半導体装置およびその製造方法

#### (57)【要約】

【課題】積層配線構造においてボイドや断線を起こしに くい、信頼性の高い半導体装置を提供する。

【解決手段】半導体基板上に導電性膜と該導電性膜に接触して隣接膜が積層された積層配線構造を有する半導体装置において、前記導電性膜の自由エネルギー最小面を構成する長方格子の短辺apと前記隣接膜の自由エネルギー最小面を構成する長方格子の短辺anの差{|ap-an|/ap}×100=A(%)と前記導電性膜の自由エネルギー最小面を構成する長方格子の長辺bpと前記隣接膜の自由エネルギー最小面を構成する長方格子の長辺bnの差{|bp-bn|/bp}×100=B(%)が{A+B×(ap/bp)}<13なる不等式を満足するように前記導電性膜と前記隣接膜の材料を選択することにより、導電性膜の拡散を抑える。

## 図 1



#### 【特許請求の範囲】

【請求項1】 半導体基板の一主面側に形成された銅(Cu) 膜配線と、該銅(Cu) 膜配線に接触して形成されたバリヤメタルとを有する積層構造を備えた半導体装置において、前記バリヤメタルはルテニウム(Ru) 膜であり、前記銅(Cu) 膜配線はスパッタリングを用いて形成された銅(Cu) 膜とメッキを用いて形成された銅(Cu) 膜との積層構造を備えていることを特徴とする半導体装置。

【請求項2】 半導体基板の一主面側に形成された銅(Cu)膜配線と、該銅(Cu)膜配線に接触して形成されたバリヤメタルとを有する積層構造を備えた半導体装置において、前記バリヤメタルはルテニウム(Ru)膜であり、前記銅(Cu)膜配線は物理蒸着(PVD)を用いて形成された銅(Cu)膜と化学気相成長法(CVD)を用いて形成された銅(Cu)膜との積層構造を備えていることを特徴とする半導体装置。

【請求項3】 半導体基板の一主面側に形成された銅(Cu) 膜配線と、該銅(Cu) 膜配線に接触して形成されたバリヤメタルとを有する積層構造を備えた半導体装置において、前記バリヤメタルはスパッタリングを用いて形成されたルテニウム(Ru) 膜であり、前記銅(Cu) 膜配線はスパッタリングを用いて形成された銅(Cu) 膜とメッキまたは化学気相成長法(CVD)を用いて形成された銅(Cu) 膜との積層構造を備えていることを特徴とする半導体装置。

【請求項4】 半導体基板の一主面側に形成された銅(Cu) 膜配線と、該銅(Cu) 膜配線に接触して形成されたプラグとを有する構造を備えた半導体装置において、前記プラグはロジウム(Rh) 膜、ルテニウム(Ru) 膜、イリジウム(Ir) 膜、オスミウム(Os) 膜、白金(Pt) 膜からなる群から選ばれる一種類の膜であり、前記銅(Cu) 膜配線と前記プラ 30 グの少なくとも一方には物理蒸着(PVD)を用いて形成された層が含まれていることを特徴とする半導体装置。

【請求項5】 半導体基板の一主面側に形成された銅(Cu) 膜配線と、該銅(Cu) 膜配線に接触して形成されたバリヤメタルと、該バリヤメタルに接触して形成されたプラグとを有する構造を備えた半導体装置において、前記バリヤメタルはルテニウム(Ru) 膜であり、前記プラグはルテニウム(Ru) 膜であり、前記銅(Cu) 膜配線と前記プラグの少なくとも一方には物理蒸着(PVD)を用いて形成された層が含まれていることを特徴とする半導体装置。

【請求項6】 半導体基板の一主面側に形成された網(Cu) 膜配線と、該網(Cu) 膜配線に接触して形成された第一バリヤメタルと、該第一バリヤメタルに接触して形成されたプラグと、該プラグおよび前記第一バリヤメタルに接触して形成された第二バリヤメタルとを有する構造を備えた半導体装置において、前記第一バリヤメタルはルテニウム(Ru) 膜であり、前記第二バリヤメタルは窒化チタン(TiN) 膜であり、前記銅(Cu) 膜配線と前記第一バリヤメタルの少なくとも一方はスパッタリングを用いて形成された膜であ 50

ることを特徴とする半導体装置。

【請求項7】 半導体基板の一主面側に形成された白金 (Pt)電極膜と、該白金(Pt)電極膜に接触して形成された 隣接膜とを有する構造を備えた半導体装置において、前 記隣接膜はロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜からなる群から選ばれる一種類の膜であり、前記白金(Pt)電極膜と前記隣接膜の少なくとも一方はスパッタリングを用いて形成された膜であることを特徴とする半導体装置。

- 10 【請求項8】 下記の工程を備えたことを特徴とする半 導体装置の製造方法。
  - ・半導体基板の一主面側にスパッタリングを用いてルテニウム(Ru)膜を形成する工程。
  - ・前記ルテニウム(Ru)膜に接するようにスパッタリングを用いて第一の銅(Cu)膜を形成する工程。
  - ・前記第一の銅(Cu)膜に接するようにメッキまたは化学 気相成長法(CVD)を用いて第二の銅(Cu)膜を形成する工程。

#### 【発明の詳細な説明】

#### 20 [0001]

【発明の属する技術分野】本発明は半導体装置に関し、 特に配線構造が積層配線構造からなる半導体装置に関す る。

#### [0002]

【従来の技術】近年の半導体装置の高集積化、高速化に伴い、従来のアルミニウム(AI)配線に比べて低い電気抵抗を持つ銅(Cu)配線が導入されつつある。しかし、銅(Cu)原子が拡散してシリコン(Si)基板や絶縁膜に入り込むとデバイス特性を劣化させる恐れがあり、銅(Cu)原子の拡散を防ぐための拡散防止膜が銅(Cu)膜に隣接して形成されている。この拡散防止膜の材料として、日経マイクロデバイス(1992年6月号74~77ページ)に記載されているように窒化チタン(TiN)膜、タングステン(W)膜、タンタル(Ta)膜などの高融点金属膜が検討されている。

#### [0003]

40

【発明が解決しようとする課題】高集積化のために微細化された半導体装置には高密度の電流が流れるため、電子の流れとそれによって発生した熱によって原子が拡散し、ボイドや断線が発生するといういわゆるエレクトロマイグレーションの問題がある。銅(Cu)膜は、アルミニウム(AI)膜に比べて融点が高いために拡散を起こしにくく、エレクトロマイグレーション耐性が優れていることが期待される。しかし、拡散防止膜として窒化チタン(TiN)膜、タングステン(W)膜、タンタル(Ta)膜などを銅(Cu)膜に接触させた積層配線構造では十分なエレクトロマイグレーション耐性が得らず、ボイドや断線が発生しやすいという問題がある。本発明の目的は、積層配線構造にボイドや断線の生じにくい、信頼性の高い半導体装置を提供することにある。

#### 0 (0004)

20

いること。

【課題を解決するための手段】発明者らは、拡散防止膜 として窒化チタン(TiN)膜、タングステン(W)膜、タンタ ル(Ta) 膜などを銅(Cu) 膜に接触させた積層配線構造にお いては、拡散防止膜材料と銅(Cu)の単位結晶格子の辺の 長さが大きく異なるために界面の原子配列に乱れが生 じ、拡散が活発になるためにボイドや断線が生じやすい こと明らかにした。したがって、銅(Cu)配線のボイドや 断線を防止するためには、鋼(Cu)と単位結晶格子の辺の 長さの差が小さい材料を隣接した膜に用いることにより 拡散を抑制すれば良い。発明者らは、導電性膜と該導電 性膜に接触して隣接膜が積層された積層配線構造におい て、前記導電性膜の自由エネルギー最小面を構成する長 方格子の短辺apと前記隣接膜の自由エネルギー最小面を 構成する長方格子の短辺anの差{ | ap-an | /ap}×100=A (%)が13%未満であり、なおかつ前記導電性膜の自由 エネルギー最小面を構成する長方格子の長辺boと前記隣 接膜の自由エネルギー最小面を構成する長方格子の長辺 bnの差{|bp-bn|/bp}×100=B(%)に(ap/bp)を乗じ た量が13未満である場合に導電性膜の拡散が抑えられ、 ボイドや断線が抑制されることを明らかにした。また、 特にA、Bが{A+B×(a,/b,)}<13なる不等式を満足する場 合により好ましいことを明らかにした。上記において、 長方格子の短辺aと長辺bの定義は図6に示すものであ る。

【0005】したがって、上記の目的は、半導体基板上 に導電性膜と該導電性膜に接触して隣接膜が積層された 積層配線構造を有する半導体装置において、前記導電性 膜の自由エネルギー最小面を構成する長方格子の短辺ap と前記隣接膜の自由エネルギー最小面を構成する長方格 子の短辺anの差{ | ap-an | /ap}×100=A(%)と前記導 電性膜の自由エネルギー最小面を構成する長方格子の長 辺b。と前記隣接膜の自由エネルギー最小面を構成する長 方格子の長辺bnの差{| bp-bn | /bp}×100=B(%)が(A +B×(a<sub>p</sub>/b<sub>p</sub>)}<13なる不等式を満足するように前記導電 性膜と前記隣接膜の材料を選択することにより達成され る。

【0006】また、上記の目的は、半導体基板上に銅(C u)膜と該銅(Cu)膜に接触して隣接膜が積層された積層配 線構造を有する半導体装置において、隣接膜をロジウム (Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウ ム(Os) 膜または白金(Pt) 膜とすることにより達成され

【0007】また、上記の目的は、半導体基板上に白金 (Pt) 膜と該白金(Pt) 膜に接触して隣接膜が積層された積 層配線構造を有する半導体装置において、隣接膜をロジ ウム(Rh) 膜、ルテニウム(Ru) 膜、イリジウム(Ir) 膜または オスミウム(Os)膜とすることにより達成される。

【0008】具体的には下記の構成をとることが望まし い。半導体基板の一主面側に形成された銅(Cu)膜配線 と、該銅(Cu) 膜配線に接触して形成されたバリヤメタル 50 ウム(Rh) 膜, ルテニウム(Ru) 膜, イリジウム(Ir) 膜, オス

とを有する積層構造を備えた半導体装置において、前記 バリヤメタルはルテニウム(Ru)膜であり、前記銅(Cu)膜 配線はスパッタリングを用いて形成された銅(Cu)膜とメ ッキを用いて形成された銅(Cu)膜との積層構造を備えて

半導体基板の一主面側に形成された鍋(Cu)膜配線と、該 銅(Cu)膜配線に接触して形成されたバリヤメタルとを有 する積層構造を備えた半導体装置において、前記バリヤ メタルはルテニウム(Ru)膜であり、前記銅(Cu)膜配線は 物理蒸着(PVD)を用いて形成された銅(Cu)膜と化学気相 成長法(CVD)を用いて形成された銅(Cu)膜との積層構造 を備えていること。

半導体基板の一主面側に形成された銅(Cu)膜配線と、該 銅(Cu)膜配線に接触して形成されたバリヤメタルとを有 する積層構造を備えた半導体装置において、前記バリヤ メタルはスパッタリングを用いて形成されたルテニウム (Ru) 膜であり、前記銅(Cu) 膜配線はスパッタリングを用 いて形成された銅(Cu)膜とメッキまたは化学気相成長法 (CVD)を用いて形成された銅(Cu)膜との積層構造を備え ていること。

半導体基板の一主面側に形成された銅(Cu)膜配線と、該 銅(Cu)膜配線に接触して形成されたプラグとを有する構 造を備えた半導体装置において、前記プラグはロジウム (Rh) 膜、ルテニウム(Ru) 膜、イリジウム(Ir) 膜、オスミウ ム(Os)膜、白金(Pt)膜からなる群から選ばれる一種類の 膜であり、前記銅(Cu)膜配線と前記プラグの少なくとも 一方には物理蒸着(PVD)を用いて形成された層が含まれ ていること。

半導体基板の一主面側に形成された銅(Cu)膜配線と、該 銅(Cu)膜配線に接触して形成されたバリヤメタルと、該 バリヤメタルに接触して形成されたプラグとを有する構 造を備えた半導体装置において、前記バリヤメタルはル テニウム(Ru) 膜であり、前記プラグはルテニウム(Ru) 膜 であり、前記銅(Cu)膜配線と前記プラグの少なくとも一 方には物理蒸着(PVD)を用いて形成された層が含まれて いること。半導体基板の一主面側に形成された銅(C u)膜配線と、該鋼(Cu)膜配線に接触して形成された第 一バリヤメタルと、該第一バリヤメタルに接触して形成 されたプラグと、該プラグおよび前記第一バリヤメタル 40 に接触して形成された第二バリヤメタルとを有する構造 を備えた半導体装置において、前記第一バリヤメタルは ルテニウム(Ru)膜であり、前記プラグはルテニウム(Ru) 膜であり、前記第二パリヤメタルは窒化チタン(TiN)膜 であり、前記銅(Cu)膜配線と前記第一バリヤメタルの少 なくとも一方はスパッタリングを用いて形成された膜で あること。

半導体基板の一主面側に形成された白金(Pt)電極膜と、 該白金(Pt)電極膜に接触して形成された隣接膜とを有す る構造を備えた半導体装置において、前記隣接膜はロジ

ミウム(Os)膜からなる群から選ばれる一種類の膜であり、前記白金(Pt)電極膜と前記隣接膜の少なくとも一方はスパッタリングを用いて形成された膜であること。 半導体装置の製造方法において下記の工程を備えたこと。

【0009】・半導体基板の一主而側にスパッタリング を用いてルテニウム(Ru)膜を形成する工程。

【0010】・前記ルテニウム(Ru)膜に接するようにスパッタリングを用いて第一の銅(Cu)膜を形成する工程。 【0011】・前記第一の銅(Cu)膜に接するようにメッキまたは化学気相成長法(CVD)を用いて第二の銅(Cu)膜を形成する工程。

#### [0012]

【発明の実施の形態】以下、本発明の実施の形態につい て図を参照して説明する。まず、本発明における第一の 実施形態である半導体装置における積層配線構造部分の 断面構造を図1に示す。本実施形態の半導体装置におけ る積層配線構造は、図1に示すように、シリコン基板1 の上に例えば酸化シリコンからなる絶縁膜2が形成さ れ、該絶縁膜2に形成されたコンタクトホールを通じて 隣接膜3、導電性膜4、隣接膜5からなる第一積層配線 構造6が接続されている。第一積層配線構造6の上には 例えば酸化シリコンからなる絶縁膜7が形成され、該絶 **縁膜7に形成されたビアホールには例えばタングステン** (W)からなるビア8が形成される。このビアを通じて隣 接膜9、導電性膜10、隣接膜11からなる第二積層配 線構造12が接続されている。ここで、第一積層配線構 造6については、導電性膜4の自由エネルギー最小面を 構成する長方格子の短辺apと隣接膜3、5の自由エネル ギー最小面を構成する長方格子の短辺anの差{ | ap-an | /ap}×100=A(%)と前記導電性膜4の自由エネルギー 最小面を構成する長方格子の長辺b<sub>0</sub>と前記隣接膜3、5 の自由エネルギー最小面を構成する長方格子の長辺៤の 差{|b<sub>p</sub>-b<sub>n</sub>|/b<sub>p</sub>}×100=B(%)が{A+B×(a<sub>p</sub>/b<sub>p</sub>)}<13 なる不等式を満足する材料の組合せで隣接膜3、導電性 膜4、隣接膜5が形成されていることを特徴とする。具 体的には、導電性膜4として網(Cu)膜を用いた場合、隣 接膜3、5としてはロジウム(Rh)膜、ルテニウム(Ru)膜、 イリジウム(Ir)膜、オスミウム(Os)膜または白金(Pt)膜 を用いればよい。また、導電性膜4として白金(Pt)膜を 用いた場合、隣接膜3、5としてはロジウム(Ph)膜、ル テニウム(Ru)膜、イリジウム(Ir)膜またはオスミウム(0 s)膜を用いればよい。

【0013】また、第二積層配線構造12についても同様に、導電性膜10の自由エネルギー最小面を構成する長方格子の短辺apと隣接膜9、11の自由エネルギー最小面を構成する長方格子の短辺anの差{|ap-an|/ap}×100=A(%)と前記導電性膜10の自由エネルギー最小面を構成する長方格子の長辺bpと前記隣接膜9、11の自由エネルギー最小面を構成する長方格子の長辺bpの差

6

{| bp-bn | /bp} ×100=B (%) が {A+B×(ap/bp)} <13なる不等式を満足する材料の組合せで隣接膜9、導電性膜10、隣接膜11が形成されていることを特徴とする。具体的には、導電性膜10として銅(Cu)膜を用いた場合、隣接膜9、11としてはロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜または白金(Pt)膜を用いればよい。また、導電性膜10として白金(Pt)膜を用いた場合、隣接膜9、11としてはロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜またはオスミウム(Os)膜を用いればよい。

【0014】以下、本実施形態の半導体装置の効果につ いて説明する。筆者らは、自由エネルギー最小面を構成 する長方格子の短辺a、長辺bの導電性膜と隣接膜の間の 差に着目し、この差が拡散係数に与える影響を計算機シ ミュレーションにより調べた。具体的には、導電性膜と 該導電性膜に接触して隣接膜が積層された積層配線構造 において、前記導電性膜の自由エネルギー最小面を構成 する長方格子の短辺agと前記隣接膜の自由エネルギー最 小面を構成する長方格子の短辺anの差{ | ap-an | /ap}× 100=A(%)を横軸にとり、前記導電性膜の自由エネル ギー最小面を構成する長方格子の長辺b。と前記隣接膜の 自由エネルギー最小面を構成する長方格子の長辺Ыの差 { | b<sub>p</sub>-b<sub>n</sub> | /b<sub>p</sub>}×100=B(%)に(a<sub>p</sub>/b<sub>p</sub>)を乗じた量を 縦軸にとったマップを作成し、このマップを網羅するよ うにAとBを設定して計算機シミュレーションにより前記 導電性膜における拡散係数の値を計算した。

【0015】まず、導電性膜として銅(Cu)膜を用いた場 合の温度700Kにおけるシミュレーションを行った。この 場合、面心立方格子である鋼(Cu)の自由エネルギー最小 面は(111)面である。この場合のシミュレーション結果 を図2に示す。図2の境界線を境にして銅(Cu)膜の拡散 係数が急激に増大するという結果を得た。境界線の内 側、すなわち、原点よりの領域は、拡散係数が小さくボ イド等の発生しにくい領域であり、境界線の外側の領域 は、拡散係数が大きくボイド等の発生しやすい領域であ る。この様子を詳細に見るために、銅(Cu)膜の拡散係数 を図2の破線に沿って調べた結果を図3に示す。ただ し、Dは銅(Cu)膜の拡散係数であり、Doはバルクの銅(C u)における拡散係数である。境界線を境に拡散係数が急 激に増大し、その先に従来隣接膜として用いられていた 40 窒化チタン(TiN)などが位置することがわかる。図2を 見るとタングステン(W)膜、タンタル(Ta)膜も境界線の 外側にあることがわかる。一方、図2の境界線の内側、 すなわち原点側にはロジウム(Rh)膜、ルテニウム(Ru)膜、 イリジウム(Ir)膜、オスミウム(Os)膜、白金(Pt)膜が位 置し、これらが銅(Cu)膜の拡散抑制に有効であることが わかる。これらの材料は、AおよびB×(ap/bp)がともに1 3%未満の領域にある。図2の境界線を直線近似すると {A  $+B\times(a_p/b_p)$  = 13となる。したがって、 $\{A+B\times(a_p/b_p)\}$  = 13となる。したがって、 $\{A+B\times(a_p/b_p)\}$ b。)}<13なる不等式を満足する材料の組合せで導電性膜

と隣接膜が形成されている場合に拡散が抑えられ、ボイドや断線が抑制される。ここでは、銅(Cu)膜の拡散係数に着目し、これが小さいほど銅(Cu)膜でボイド等が発生しにくいという判定をしたが、隣接膜でもボイド等が発生しにくいほうが良く、このためには隣接膜は融点の高い材料からなることがより好ましい。例えば、白金(融点が1769 ℃)に比べて、融点の高いロジウム(融点が1960 ℃)、ルテニウム(融点が2310 ℃)、イリジウム(融点が2443 ℃)、オスミウム(融点が3045 ℃)がより好ましい。

【0016】次に、導電性膜として白金(Pt)を用いたシ ミュレーションを行った。白金(Pt)も面心立方格子であ り、自由エネルギー最小面は(111)面である。この場合 のシミュレーション結果を図4、5に示す。図4の結果 は図2と同様であり、境界線の内側、すなわち、原点よ りの領域は、拡散係数が小さくボイド等の発生しにくい 領域であり、境界線の外側の領域は、拡散係数が大きく ボイド等の発生しやすい領域である。この様子を詳細に 見るために、白金(Pt)膜の拡散係数を図4の破線に沿っ て調べた結果を図5に示す。図5において、 Dは白金(P t) 膜の拡散係数であり、Doはバルクの白金(Pt) における 拡散係数である。境界線を境に拡散係数が急激に増大す ることがわかる。図4の境界線の内側にはロジウム(Rh) 膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウム(0 s)膜が位置し、白金(Pt)膜の拡散抑制にはこれらの材料 が有効であることを示している。これらの材料は、 Aお よびB×(a<sub>p</sub>/b<sub>p</sub>)がともに13%未満の領域にある。図4の 境界線の位置は、銅(Cu)膜の場合と良く一致することが わかる。これらの境界線は直線近似すると{A+B×(a,/b  $_{p}$ )}=13となる。したがって、 $\{A+B\times(a_{p}/b_{p})\}<13$ なる 不等式を満足する材料の組合せで導電性膜と隣接膜が形 成されている場合に拡散が抑えられ、ボイドや断線が抑 制される。

【0017】次に、本発明における第二の実施形態であ る半導体装置における積層配線構造部分の断面構造を図 7に示す。本実施形態の半導体装置における積層配線構 造は、図7に示すように、シリコン基板1の上に例えば 酸化シリコンからなる絶縁膜2が形成され、該絶縁膜2 に形成されたコンタクトホールを通じて拡散防止膜1 3、隣接膜3、導電性膜4、隣接膜5、拡散防止膜14 からなる第一積層配線構造6が接続されている。第一積 層配線構造6の上には例えば酸化シリコンからなる絶縁 膜7が形成され、該絶縁膜7に形成されたビアホールに は例えばタングステン(W)からなるピア8が形成され る。このビアを通じて拡散防止膜15、隣接膜9、導電 性膜10、隣接膜11、拡散防止膜16からなる第二積 層配線構造12が接続されている。ここで、拡散防止膜 13、14、15、16は、例えば窒化チタン(TiN)や タングステン(W)、タンタル(Ta)からなる。第一積層配 線構造6については、導電性膜4の自由エネルギー最小 R

面を構成する長方格子の短辺apと隣接膜3、5の自由エネルギー最小面を構成する長方格子の短辺anの差{|ap-an|/ap}×100=A(%)と前記導電性膜4の自由エネルギー最小面を構成する長方格子の長辺bpと前記隣接膜3、5の自由エネルギー最小面を構成する長方格子の長辺bpの差{|bp-bn|/bp}×100=B(%)が(A+B×(ap/bp)}<13なる不等式を満足する材料の組合せで隣接膜3、導電性膜4、隣接膜5が形成されていることを特徴とする。具体的には、導電性膜4として銅(Cu)膜を用いた場6、関膜3、5としてはロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜または白金(Pt)膜を用いた場合、隣接膜3、5としてはロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜またはオスミウム(Os)膜を用いればよい。

【0018】また、第二積層配線構造12についても同 様に、導電性膜10の自由エネルギー最小面を構成する 長方格子の短辺apと隣接膜9、11の自由エネルギー最 小面を構成する長方格子の短辺anの差{ | ap-an | /ap}× 100=A(%)と前記導電性膜10の自由エネルギー最小 面を構成する長方格子の長辺boと前記隣接膜9、11の 自由エネルギー最小面を構成する長方格子の長辺bnの差  $\{|b_P-b_n|/b_p\}\times 100=B(%)$  が $\{A+B\times (a_P/b_P)\}<13$ な る不等式を満足する材料の組合せで隣接膜9、導電性膜 10、隣接膜11が形成されていることを特徴とする。 具体的には、導電性膜10として銅(Cu)膜を用いた場 合、隣接膜9、11としてはロジウム(Rh)膜、ルテニウ ム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜または白 金(Pt)膜を用いればよい。また、導電性膜10として白 金(Pt)膜を用いた場合、隣接膜9、11としてはロジウ ム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜またはオ スミウム(Os)膜を用いればよい。

【0019】次に、本発明における第三の実施形態であ る半導体装置における主要部分の断面構造を図8に示 す。本実施例の半導体装置は、図8に示すように、シリ コン基板101の上に拡散層102、103、104、 105が形成され、この上にゲート絶縁膜106、10 7およびゲート電極108、109が形成されることに よってMOSトランジスタが構成されている。ゲート絶縁 膜106、107は、例えばシリコン酸化膜あるいは窒 化珪素膜であり、ゲート電極108、109は、例えば 多結晶シリコン膜や金属薄膜、あるいは金属シリサイド 膜あるいはこれらの積層構造である。 MOSトランジスタ は、例えばシリコン酸化膜からなる素子分離膜110に よって分離されている。前記ゲート電極108、109 の上部および側壁には例えばシリコン酸化膜からなる絶 縁膜111、112が形成されている。 MOSトランジス タの上部全面には、例えばBPSG(Boron-Doped Phospho Silicate Glass)膜やSOG(Spin On Glass)膜、あるいは 50 化学気相成長法(英語ではChemical Vapor Deposision、

30

40

略してCVD)や物理蒸着(英語ではPhysical Vapor Deposi tion、略してPVD)で形成したシリコン酸化膜や窒化膜等 からなる絶縁膜113が形成されている。絶縁膜113 に形成されたコンタクトホールには拡散防止用の隣接膜 114a、114bに被覆された導電体膜115からなる プラグが形成され、拡散層102、103、104、1 05に接続されている。このプラグを通じて、バリヤメ タル(拡散防止膜)としての隣接膜116a、116bに被 覆された導電性膜117からなる積層配線が接続されて いる。この積層配線は、例えば、絶縁膜118に配線用 の溝を形成し、その上に隣接膜116aを形成した後、 導電性膜117を形成し、さらにその上に隣接膜116 bを形成する。バリヤメタルとしての隣接膜116a、1 16bと導電性膜117を形成する際には、通常行われ ているように、バリヤメタルとしての隣接膜116a、 116bと導電性膜117のうちの少なくとも一つは少 なくとも物理蒸着(英語ではPhysical Vapor Depositio n、略してPVD)を用いて形成される。物理蒸着を用いて 導電性膜117膜を形成する場合には、通常行われてい るように、はじめにスパッタリング等の物理蒸着で成膜 し、その後、別の成膜法(例えば、狭い溝に膜を形成す る上で優れているメッキや化学気相成長法)に切換えて もよい。成膜法を切換えた場合のエレクトロマイグレー ション耐性は特に重要である。別の成膜法に切換えずに 物理蒸着を使用し続けてもよい。この上には、絶縁膜1 21に形成されたビアホールにバリヤメタルとしての隣 接膜119a、119bに被覆された導電性膜120から なるプラグが形成され、前記積層配線に接続されてい る。このプラグを通じて、バリヤメタルとしての隣接膜 122a、122bに被覆された導電性膜123からなる 第二の積層配線が接続されている。この第二の積層配線 の形成については、例えば、絶縁膜124に配線用の溝 を形成し、その上に隣接膜122aを例えば化学気相成 長法により形成し、その上に導電性膜123を形成し、 その上に隣接膜122bを例えば化学気相成長法により 形成する。また、第二の積層配線を形成する工程は、絶 縁膜124を形成する前であってもよい。 導電性膜12 3の成膜は、例えば、物理蒸着を用いた後、別の成膜法 (例えば、メッキや化学気相成長法)に切換えることによ り行う。また、隣接膜119a、119bに被覆された導 電性膜120からなるプラグと第二の積層配線を形成す

【0020】この第三の実施形態において、隣接膜11 6a、116bに被覆された導電性膜117と隣接膜12 2a、122bに被覆された導電性膜123のうちの少な くとも一方は、拡散を抑えてマイグレーションによるボ 50 ーションによるボイド発生等を防止するために、隣接膜

る際には、絶縁膜121、124に溝を形成し、隣接膜

った方法を用いてもよい。絶縁膜125は、例えばシリ

コン酸化膜からなる。

119a、119bと隣接膜122aを一括して成膜し、 その後導電性膜120と導電性膜123を形成するとい 10

イド発生等を防止するために、隣接膜の自由エネルギー 最小面を構成する長方格子の短辺asと前記導電性膜の自 由エネルギー最小面を構成する長方格子の短辺みの差 { | ap-an | /ap} ×100=A(%)と、前記隣接膜の自由エ ネルギー最小面を構成する長方格子の長辺baと前記導電 性膜の自由エネルギー最小面を構成する長方格子の長辺 bpの差{ | bp-bn | /bp}×100=B(%)が{A+B×(ap/ b。)} <13%なる不等式を満足する材料の組合せで形成す る。具体的には、例えば、導電性膜117として銅(Cu) 膜を用いた場合、隣接膜116a、116bとしては、ロ ジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、 オスミウム(Os)膜、白金(Pt)膜からなる群から選ばれる 一種類の膜を用いる。プラグの導電性膜115、120 は導電性膜117と隣接するので、導電性膜115、1 20を導電性膜117の隣接膜とみなすことができるた め、導電性膜117として銅(Cu)膜を用いた場合、導電 性膜115、120としては、ロジウム(Rh)膜、ルテニ ウム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜、白 金(Pt)膜からなる群から選ばれる一種類の膜を用いるこ とによって、導電性膜117の拡散を抑え、マイグレー ションによるボイド発生等を防止する。このようにする と、ロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(I r) 膜、オスミウム (Os) 膜、白金(Pt) 膜は銅(Cu) 膜に比べ て融点が高いので、プラグの導電性膜115、120と して銅(Cu)膜を用いた場合に比べて、プラグの耐熱性が 向上するという効果も付加される。この場合、導電性膜 115、120の隣接膜114a、114b、119a、 119bとしては、窒化チタン(TiN)膜を用いると絶縁膜 113、121との密着性が良いので好ましい。密着性 を問題にしない場合には隣接膜114a、114b、11 9a、119bは存在しなくてもよい。プラグの耐熱性よ りもプラグの電気抵抗の低さを重視するような場合に は、プラグの導電性膜115、120として銅(Cu)膜を 用い、導電性膜115、120の隣接膜114a、11 4b、119a、119bとしては、ロジウム(Rh)膜、ル テニウム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os) 膜、白金(Pt)膜からなる群から選ばれる一種類の膜を用 いる。また、図8には示さないが、隣接膜116a、1 16b, 122a, 122b, 114a, 114b, 119 a、119bのそれぞれと、絶縁膜の間には、図7の場合 と同様に一層以上の別の膜が形成されていてもよい。 【0021】なお、図8には示さないが、導電性膜11 7、123の側壁から原子が絶縁膜中に拡散するのを防 止するため導電性膜117と導電性膜123の側壁にも バリアメタルがあった方が好ましい。 【0022】また、本発明は、配線、バリヤメタル、プ

ラグに限定されるものではなく、電極に適用してもよ い。例えば、ゲート電極108、109が導電性膜と隣 接膜の積層構造である場合には、拡散を抑えてマイグレ

12

の自由エネルギー最小面を構成する長方格子の短辺anと 前記導電性膜の自由エネルギー最小面を構成する長方格 子の短辺apの差{ | ap-an | /ap}×100=A(%)と、前記 隣接膜の自由エネルギー最小面を構成する長方格子の長 辺bnと前記導電性膜の自由エネルギー最小面を構成する 長方格子の長辺b<sub>p</sub>の差{|b<sub>p</sub>-b<sub>n</sub>|/b<sub>p</sub>}×100=B(%)が {A+B×(a,/b,)} <13%なる不等式を満足する材料の組 合せで形成する。具体的には、例えば、導電性膜として 銅(Cu)膜を用いた場合、隣接膜としては、ロジウム(Rh) 膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウム (Os)膜、白金(Pt)膜からなる群から選ばれる一種類の膜 を用いる。また、導電性膜として白金(Pt)膜を用いた場 合、隣接膜としては、ロジウム(Rh)膜、ルテニウム(Ru) 膜、イリジウム(Ir)膜、オスミウム(Os)膜からなる群か ら選ばれる一種類の膜を用いる。また、ゲート電極10 8、109とゲート絶縁膜106、107の間には窒化 チタン等の別の膜があってもよい。

【0023】以上において、導電性膜として銅(Cu)膜を用いた場合、拡散を抑制するために、隣接膜としては、ロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜、白金(Pt)膜からなる群から選ばれる一種類の膜を用いるとしてきたが、融点が高く、なおかつ加工しやすい点を考慮すると、ルテニウム(Ru)膜が隣接膜として最も好ましいといえる。

【0024】第三の実施形態のうちで、機能的に特に好 ましい構造を図9を用いて説明する。図8との構造的な 違いは、隣接膜116aと絶縁膜113の間に隣接膜1 26aが形成されており、隣接膜116bと絶縁膜121 の間に隣接膜126bが形成されており、隣接膜122a と絶縁膜121の間に隣接膜127aが形成されてお り、隣接膜122bと絶縁膜121の間に隣接膜127b が形成されている点である。配線となる導電性膜11 7、123は、デバイスの高速性を良くするために、電 気抵抗の低い銅(Cu)膜からなる。そしてこの銅(Cu)膜配 線のマイグレーション耐性を優れたものとするために、 鋼(Cu)膜117、123のバリヤメタルとしての隣接膜 116a、116b、122a、122bはルテニウム(Ru) 膜からなる。 銅(Cu) 膜117、123と隣接するプラグ 115、120は、マイグレーション耐性を優れたもの とするために、ルテニウム(Ru)膜からなる。例えばマテ リアルズリサーチソサイエティ(Materials Research So siety、略してMRS)のシンポジウムプロシーディングズ (Symposium Proceedings)の428巻として発行されている マテリアルズ リライアビリティ イン マイクロエレク トロニクス(Materials Reliability in Microelectroni cs)の81ページから86ページまでに記載されているよう に、プラグ付近のエレクトロマイグレーション耐性は特 に重要である。ルテニウム(Ru)のプラグは耐熱性が良い という利点もある。以上より、プラグ115とパリヤメ タル116aは、両方ともルテニウム(Ru)膜からなるの

で、これらを一括して成膜すると製造が簡単になるので より好ましい。同様に、プラグ120とバリヤメタル1 27aは、両方ともルテニウム(Ru)膜からなるので、こ れらも一括して成膜すると製造が簡単になるのでより好 ましい。これらのルテニウム(Ru)膜と絶縁膜の密着性を 向上させるために、バリヤメタル126a、126b、1 27a, 127b, 114a, 114b, 119a, 119b は窒化チタン(TiN)膜からなる。これにより、バリヤメ タル114a、114bとバリヤメタル126aは、両方 とも窒化チタン(TiN)膜からなるので、これらは一括し 10 て成膜すると製造が簡単になるのでより好ましい。同様 に、バリヤメタル119a、119bとバリヤメタル12 7aは、両方とも窒化チタン(TiN)膜からなるので、これ らを一括して成膜すると製造が簡単になるのでより好ま しい。以上において、銅膜、バリヤメタルのうちの少な くとも一つは、少なくともスパッタリングを用いて形成 される。また、バリヤメタル114aと拡散層104の 間には金属シリサイド膜等のコンタクト抵抗の低い膜が あるとより好ましい。

20 【0025】なお、図9には示さないが、銅(Cu)膜117、123の側壁から銅(Cu)原子が絶縁膜中に拡散することを防止するために銅(Cu)膜117と銅(Cu)膜123の側壁にもバリアメタル形成した方が好ましい。

【0026】図2、3、4、5に示した計算機シミュレ ーションの結果は、分子動力学シミュレーションにより 得た結果である。分子動力学シミュレーションとは、例 えばジャーナルオブアプライドフィジックス(Journal o f Applied Physics)の第54巻(1983年発行)の48 64ページから4878ページまでに記述されているよ うに、原子間ポテンシャルを通して各原子に働く力を計 算し、この力を基にニュートンの運動方程式を解くこと によって各時刻における各原子の位置を算出する方法で ある。また、分子動力学シミュレーションにより拡散係 数を計算する方法については、例えばフィジカルレビュ -B (Physical Review B)の第29巻(1984年発行) の5363ページから5371ページまでに記述されて いる。さらに、鋼(Cu)の拡散が抑制されるとエレクトロ マイグレーション耐性が向上することはよく知られてい ることであり、例えばマテリアルズリサーチソサイエテ ィ(Materials Research Sosiety、略してMRS)のシンボ ジウムプロシーディングズ(Symposium Proceedings)の4 28巻として発行されているマテリアルズ リライアビリ ティ イン マイクロエレクトロニクス(Materials Relia bility in Microelectronics)の43ページから60ページ までに記載されている。前述したように、図2、3、 4、5は温度が700 Kにおけるシミュレーションの結果 であるが、ここで示された効果は、温度等のシミュレー ション条件を変えても示すことができる。

【0027】また、図6に、バルクの結晶において自由 50 エネルギー最小の結晶而を構成する長方格子を示し、長

方格子の短辺aと長辺bの定義を示したが、以下に、これ についてもう少し詳細に説明する。短辺aは、バルクの 結晶における最近接原子間距離のことであり、例えば、 固体物理学入門上巻第5版(チャールズ・キッテル著、1 978年に丸善株式会社より発行)の28ページに記載されて いる。長辺bは、面心立方構造、または最密六方構造を 持つ結晶については短辺aの約1.73倍であり、体心立方 構造を持つ結晶については短辺aの約1.41倍である。例 えば、面心立方構造を持つ銅(Cu)の自由エネルギー最小 面は(111)面であり、その短辺acuは約0.26 nmであり、 長辺bcuは約0.44 nmである。最密六方構造を持つルテニ ウム(Ru)の自由エネルギー最小面は(001)面であり、そ の短辺aruは約0.27 nmであり、長辺bruは約0.46 nmであ

【0028】本発明の結果に基づいて、発明者らは先行 技術調査を行った。その結果、
朝(Cu)配線とそのバリヤ メタルに関するものとして、特開平10-229084号公報を 見つけ出した。しかし、これは、以下に説明するよう に、本発明と明確に異なるものである。特開平10-2290 84号公報は、アスペクト比の高い接続孔にバリヤメタル 20 および銅(Cu)膜配線を形成しやすくすることを課題とし ているため、バリヤメタルおよび銅(Cu)膜配線の両方 を、スパッタリング等の物理蒸着(PVD)を用いずにメッ キまたは化学気相成長法(CVD)を用いて形成する配線構 造を対象としている。これに対して本発明では、通常の 配線構造と同じように、バリヤメタルと銅(Cu)膜配線の うちの少なくとも一方が物理蒸着を使用して形成される 配線構造を対象としている。そして物理蒸着を使用した 場合に特に重要となるエレクトロマイグレーション耐性 の向上を課題としている。通常のバリヤメタルと銅(Cu) 30 膜配線の形成においては、バリヤメタルと鋼(Cu)膜配線 のうちの少なくとも一方がスパッタリング等の物理蒸着 を使用して形成されていることが、例えば月刊セミコン ダクターワールド(株式会社プレスジャーナル発行、199 8年2月号91~96ページ)に記述されている。この中に記 載されているように、銅(Cu)膜配線をメッキまたは化学 気相成長法(CVD)で形成する際には、通常、はじめにス パッタリング等の物理蒸着(PVD)で銅(Cu)膜のシード層 を形成し、この後メッキまたは化学気相成長法(CVD)に 切換えるという方法がとられる。したがって、特開平10 -229084号公報のように、バリヤメタルおよび銅(Cu)膜 配線の両方を、スパッタリング等の物理蒸着(PVD)を用 いずにメッキまたは化学気相成長法(CVD)を用いて形成 することは、アスペクト比の高い接続孔に形成するとい う目的を達成する上では好ましいが、現状ではほとんど 行われていない。現状ではほとんど行われていない理由 としては、例えば月刊セミコンダクターワールド(株式 会社プレスジャーナル発行、1998年2月号86~96ペー ジ) に記載されているように、物理蒸着(PVD) で形成され たの銅(Cu)膜のシード層は化学気相成長法(CVD)で形成

14

された銅(Cu)膜のシード層と比較して密着性に優れてい ることや、メッキで銅(Cu)膜を直接バリヤメタルの上に 形成することがほぼ不可能であることや、化学気相成長 法(CVD)で形成されたバリヤメタルは高抵抗か低バリヤ 性のいずれかの欠点を持っている、などが挙げられる。 物理蒸着(PVD)の中でも最もよく用いられているスパッ タリングは、例えば薄膜ハンドブック(オーム社発行、 日本学術振興会編集)の171ページから195ページに記載 されているように、アルゴン(Ar)、キセノン(Xe)、クリ プトン(Kr)、ネオン(Ne)等の希ガス元素(貴ガス元素と も呼ばれる)を用いるために、膜の中に希ガス元素が0.0 001%以上含まれてしまうが、メッキや化学気相成長法 (CVD)で成膜された膜に比べて密着性が良いので好まし いといえる。

【0029】なお、ここでバリヤメタルとは、本来は、 銅(Cu)等の配線材料の拡散を防止するためのバリヤ金属 という意味を持ち、例えば、導電性膜117として銅(C u) 膜を用いた場合の隣接膜116a、116bのことをバ リヤメタルと言う。バリヤメタルには密着性を向上させ る役割や、結晶配向性を制御する役割や、結晶粒の大き さを制御する役割などを持つ場合があり、主たる役割が 拡散防止でない場合もある。本明細書では、拡散防止以 外の目的で使用している場合でも、隣接膜116a、1 16b、114a、114b、のように導電性膜に隣接し て用いられる導電性の膜をバリヤメタルと記載してい

【0030】また、銅(Cu)膜と呼んでいるものは、主構 成元素が銅(Cu)である膜のことであり、これに他の元素 が含まれていても、上記と同様の効果を示すことができ る。ルテニウム(Ru)膜等についても同様である。

【発明の効果】本発明によれば半導体基板上に導電性膜 と該導電性膜に接触して隣接膜が積層された積層配線構 造を有する半導体装置において、導電性膜の拡散を抑え ることができる。したがって、積層配線構造においてボ イドや断線を起こしにくい、信頼性の高い半導体装置が 提供される。

#### 【図面の簡単な説明】

50

【図1】本発明における第一の実施形態である半導体装 置の積層配線構造の断面図である。

【図2】銅(Cu)膜を導電性膜とした場合の拡散係数に対 する隣接膜材料の効果を示す図である。

【図3】銅(Cu)膜を導電性膜とした場合の拡散係数に対 する隣接膜材料の効果を図2の破線に沿って示した特性 図である。

【図4】白金(Pt)膜を導電性膜とした場合の拡散係数に 対する隣接膜材料の効果を示す特性図である。

【図5】白金(Pt)膜を導電性膜とした場合の拡散係数に 対する隣接膜材料の効果を図4の破線に沿って示した特 性図である。

【図6】長方格子における原子配列と短辺および長辺を 示した図である。

【図7】木発明における第二の実施形態である半導体装置の積層配線構造の断面図である。

【図8】本発明における第三の実施形態である半導体装置の主要部分の断面図である。

【図9】本発明における第三の実施形態である半導体装置の中でも、機能的に特に好ましい構造を持つ半導体装置の主要部分の断面図である。

#### 【符号の説明】

1…シリコン基板、2…絶縁膜、3…隣接膜、4…導電

性膜、5…隣接膜、6…第一積層配線構造、7…絶縁 膜、8…ビア、9…隣接膜、10…導電性膜、11…隣 接膜、12…第二積層配線構造、13、14、15、1 6…拡散防止膜、101…シリコン基板、102、10 3、104、105…拡散層、106、107、…ゲート絶縁膜、108、109、110…素子分離膜、11 1、112、113、118、121、124、125 …絶縁膜、114a、114b、116a、116b、 119a、119b、122a、122b、126a、 126b、127a、127b…隣接膜、115、11 7、120、123…導電性膜。

16

【図1】 【図2】 【図3】 ☑ 2 **3** 図 1 10 ₽Rh ★Ru, Ir 20 **♦**0s Hṛ Zr B×80/bc 境界線 **o**Pt 15 oTi, TiN 境界种 8 TI, TEN **■C**r ΔMo **▲**Hf 内製産数の刊 oW ×Ta, No • Zr Cu 獎/預接獎 105 A (%) 短辺の差A (%)

